Restricciones de Diseño

Contenido

- > Asignar la ubicacion de pines con la herramienta I/O Planner
- > Descripción de los caminos de temporización
- > Creación de relojes reales y virtuales
- > Creación de retardos de entrada y salida
- > Uso de relojes virtuales para los retardos de entrada y salida
- Uso del asistente de restricciones (Constraints Wizard)

Temario

- Restricciones de Pin
- Restricciones de Temporizacion
 - o Periodo
 - o Retardo de entrada
 - Retardo de salida
 - Relojes virtuales
- Asistente de Restricciones
- Resumen

Planificacion de la ubicacion de Pines y Reloj

La planificacion de la ubicacion de Pines y reloj se realiza en las primeras etapas del proyecto

- Las decisiones respecto de ambos tienen profundo impacto en el sistema
 - Excesivo skew
 - Mala temporizacion de I/O
 - · Problemas para pasar señales de un dominio a otro
 - · Restricciones en la ubicacion fisica de modulos
 - Menor posibilidad de usar recursos de temporizacion
 - Mala ubicacion de la logica
 - Retardos excesivos en el ruteo
 - Mal aprovechamiento de los recursos del dispositivo

> La planificacion de la ubicacion de Pines y reloj debe hacerse simultaneamente

- Las decisiones sobre pines de reloj afectan la temporizacion y el uso de recursos
- Las decisiones sobre pines de datos afectan la ubicacion de los pines de reloj

Vista Design View

- Distintas vistas disponibles en menu
 - I/O Planning
 - Clock Planning
 - Floorplanning, etc
- Los diseños se muestran en la vista "Design Analysis" por defecto
- Se usa la vista "I/O Planning" para la asignacion de pines
 - Se accede a la informacion de encapsulado, señales de reloj, pines de l/O,etc



Planificacion de I/O

- Cuando se crea un nuevo proyecto desde la pagina inicial, esta la opcion de crear una planificacion de I/O sin archivos fuente RTL asociados
 - De esta manera se puede verificar la asignacion de pines
 - Reglas de los bancos de I/O
 - Variaciones de la tierra de referencia
 - La herramienta *I/O Planner* realiza la verificacion para los pines asignados
 - Sin embargo, es recomendable tener archivos fuente RTL asociados
 - El chequeo DRC es mas extenso

 ти 	
Proje	ect Type
S	pecify the type of project to create.
	RTL Project
	You will be able to add sources, create block designs in IP Integrator, generate IP, run RTL analysis, synthesis, implementation, design planning and analysis.
	Do not specify sources at this time
\bigcirc	Post-synthesis Project: You will be able to add sources, view device resources, run design analysis, planning and implementation.
	Do not specify sources at this time
٢	I/O Planning Project
<u> </u>	Do not specify design sources. You will be able to view part/package resources.
\bigcirc	Imported Project Create a Vivado project from a Symplify, XST or ISE Project File
	create a vivado projectitori a sympliny, Xor or 15E trojectine.
\bigcirc	Example Project
	Create a new Vivado project from a predefined template.
	< Back Next > Finish Cancel

Ejecutar la herramienta I/O Planner con codigo fuente RTL

- Esto se hace dentro de un proyecto RTL
 - Sintetizar el sistema
 - Abir el sistema sintetizado presionando *Open Synthesized Design*
 - Ejecutar el I/O Planner seleccionando la vista I/O Planning en el menu desplegable de la barra de herramientas
 - Esto permite ver e ingresar las ubicaciones fisicas de las señales de I/O

ile Edil Flow Tools Window	Layout View Help		Q+ Search commands
i 🧀 🔤 i in 🕫 🖳 🐂 🗙 a) 👂 🕨 🐮 🖄 🥥 🔕 🛞 ∑ 🚳 🖽 1/0 Plan	- X & N Ø	write_bitstream
low Navigator	Synthesized Design - xc/a200tsbg484-1 (active)		
A 🖾 🛱	Device Constraints _ L	* Backage x @ Device x H Schemalic x	
Jew Reagets Inviget Setting Add Sources Canada and Add Sources Canada and Sources Constantion Consta	Synthesized Decim - xx / xx Untibe 54 1 (state) Unerce Constraints	Ruckage: X * Boxkage: X <td></td>	
Implementation A Jumphementation	🙀 💛 clk_pin 🛛 🕅	• 2 34 IVCMOS33* • 3.300 NONE • NONE •	
vg implementation Selfings	N N N N		
Run Implementation Onen Implemented Desc	E ind_part av	NORE WORL	
Brogram and Dahug			
CONTRACTOR AND A CONTRACT			

Herramienta I/O Planner

> Esta herramienta realizar chequeos en la asignacion de pines

- Para ello, la asignacion de I/O esta basada en reglas
 - El chequeo DRC permite la asignacion de pines a logica especifica de la FPGA (microprocesador, MGT, pares diferenciales, etc)
 - Analisis de ruido
 - Verificar las reglas de los bancos de I/O
- La asignacion de pines puede ser manual o automatica
 - Es recomendable primero asignar manualmente los pines asociados a puertos con requerimientos estrictos de termporizacion y luego realizar una asignacion automatica del resto de los pines
- Se pueden agrupar los pines para gestionar su ubicacion

Herramienta I/O Planner

- Esta herramienta permite ver el encapsulado y la ubicacion fisica, de manera de analizar las relaciones entre los bancos de I/O y la lógica del sistema
- > Vista de encapsulado y de dispositivo
 - Se muestra en forma grafica los pines del encapsuldado, los contactos en el silicio y los bancos de I/O
 - Los pines de I/O se pueden asignar en cualquiera de las dos vistas

> Vista de pines de encapsulado

- Muestra la asignacion de pines
 - Permite analizar retardos, tipos de pines, estandard de I/O asignado y pares diferenciales
- Se pueden ver los pines como grupo, como banco de I/O o como una lista
- La informacion asociada al pin se puede ver pasando por arriba de cada uno en la interface grafica



Vista de encapsulado (Package View)

- Las areas coloreadas entre los pines muestran los bancos de I/O
- Tambien se muestran los pares diferenciales
- Clock-capable pins (□),
 VCC (□), GND (□),
 no connection (□),
 XADC (S),
 Temperature Sensor (□)

Package	e 🗙 🧇 Device 🗙														ſ	- C >
Packa	age Options 🛛 😝 «			56		9 10	0 11	12	13 14	16 17	18	19 20	0 21			
	e X W Device X age Options Si X Si X age Options Si X Si X image Options Si X Si X	A B C D E F G H J K L M N P R T U V W				9 11 4 4 4 4 4 4 4 4 4 4 4 4 4	0 11 2 2 4 4 5 5 6 5 7 5 8 5 9 4 9 5	112 ** C S S S S S S S S	13 14							
	7 1/O Bank 501 7 1/O Bank 502 9 Other 7 1/O Grid	Y AA AB														

Caminos de temporizacion y I/O

- Los caminos de temporizacion comienzan en un elemento sincronizado y terminan en otro elemento sincronizado
 - Los caminos desde un flip-flop a otro flip-flop generan restricciones sobre la señal de reloj
- Las entradas y salidas de la FPGA no son comienzo o final de un camino de temporizacion
 - La logica entre un I/O y un elemento sincronizado no es un camino de termporizacion
 - Si no hay restricciones adicionales, no se hace verificacion de tiempos de estabilizacion o retencion (setup/hold) sobre la logica asociada a un I/O



Vista de puertos de I/O (I/O Ports View)

- > Muestra todos los puertos de I/O definidos en el proyecto
- > Agrupa los buses
- > Se puede ver como grupo de buses e interfaces o como una lista
- > La mayor parte de las asignaciones de I/O se realizan en esta vista
- > Mediante iconos se indica la direccion y el estado del puerto

/O Ports														_ 0	$rac{1}{2}$ \times
Name	Direction	Board Part Pin	Board Part Interface	Neg Diff Pair	Site	Fixed	Bank I/O Std		Vcco	Vref	Drive Strength	Slew Typ	e Pull Type	Off-Chip Termir	ination
🔀 🖃 😡 All ports (32)															
🚘 🛱 😡 leds (4)	Output					V	33 LVCM0533*		3.300		12 💌	SLOW	 NONE 	FP_VTT_50	
	Output				U21	1	33 LVCM0533*		3.300		12 💌	SLOW	 NONE 	FP_VTT_50	
😢 🔤 🐨 🕢 leds[2]	Output				U22	V	33 LVCM0533*		3.300		12 💌	SLOW	- NONE	FP_VTT_50	
📆 🔤 🚽 😡 🖂	Output				T21	1	33 LVCM0533*		3.300		12 💌	SLOW	 NONE 	FP_VTT_50	
	Output				T22	V	33 LVCM0533*		3.300		12 💌	SLOW	- NONE	FP_VTT_50	×
📶 🖨 💁 sw (8)	Input					1	(Multiple) LVCMO533*	•	3.300				NONE	▼ NONE	*
Image: Image	Input				M15	V	34 LVCM0533*		3.300				NONE	▼ NONE	
✓ w[6]	Input				H17	1	35 LVCM0533*		3.300				NONE	▼ NONE	7
▼ w[5]	Input				H18	V	35 LVCM0533*		3.300				NONE	▼ NONE	
	Input				H19	1	35 LVCM0533*		3.300				NONE	▼ NONE	
	Input				F21	V	35 LVCM0533*		3.300				NONE	▼ NONE	
	Input				H22	1	35 LVCM0533*		3.300				NONE	▼ NONE	
	Input				622	57	35 I VCMOS33*		3 300				NONE	* NONE	
															(*).

🔍 🛄 Tcl Console 🗋 🗭 Messages 🛛 💐 Log 📋 Reports 🖉 🤀 Design Runs 💭 Package Pins 🚬 🕞 I/O Ports

Asignacion de puertos de I/O en forma interactiva

- En la vista de Dispositivo o de Encapsulado, seleccionar el boton Place Ports
- Place I/O Ports in an I/O Bank Ubica puertos de I/O en bancos especificos
- Place I/O Ports in Area Dibujar un rectangulo alrededor de los pines o pads a ubicar
- Place I/O Ports Sequentially Seleccionar un pin o pad para cada puerto de I/O en forma individual
- El modo de ubicacion permanece constante hasta que se ubican todos los puertos de I/O o hasta cancelar la ubicacion
- La direccion (entrada, salida o bidireccional) se establece en la primer asignacion de pin o pad



Asignacion mediante Tcl: comando set_property

> Se puede asignar pines mediante el comando set property:

- -set_property PACKAGE_PIN T22 [get_ports led_pins[0]]
- -set_property IOSTANDARD LVCMOS33 [get_ports led_pins[0]]
- 0
- -set_property -dict {PACKAGE_PIN H17 IOSTANDARD LVCMOS33} [get_ports {
 led pins[0] }]

Temario

o Restricciones de Pin

• Restricciones de Temporizacion

- Periodo
- o Retardo de entrada
- Retardo de salida
- Relojes virtuales
- Asistente de Restricciones
- Resumen

Relojes

- Las señales de temporizacion (relojes) son señales periodicas que comandan a los elementos sincronizados
- > Los relojes tienen atributos:
 - Periodo (Period)
 - Tiempo entre el flanco ascendente de la señal hasta el siguiente flanco ascendente
 - Ciclo activo (Duty cycle)
 - Cociente entre el tiempo en que la señal esta activa (normalmente el estado "alto") y el periodo
 - Variacion (Jitter)
 - Variacion del periodo respecto de su valor nominal
 - Fase (Phase)
 - · Posicion relativa del flanco ascendente dentro del periodo



Los relojes como objetos

> Respecto a las restricciones, los relojes son objetos

> Propiedades de los relojes

- NAME Nombre de la señal de reloj
 - Se usa un nombre asignado o generado en forma automatica dependiendo del tipo de reloj
- PERIOD Periodo del reloj
- WAVEFORM Posicion de los flancos del reloj
- IS_GENERATED, IS_VIRTUAL Opciones que describen el tipo de reloj
- SOURCE_PINS Pines/Puertos/redes del reloj

Creacion de relojes

> Los relojes se crean con el comando Tcl create_clock

- -create_clock -name <name> -period <period> <objects>
- <period> es el periodo del reloj
- <name> es el nombre del reloj
- -<objects> es la lista de pines, puertos, o redes del reloj
- Si <objects> no esta, el reloj no esta asociado a una señal fisica y es un reloj virtual (se utiliza para fijar las restricciones de retardo de entrada y salida en un circuito puramente combinacional)

```
create_clock -name my_clock -period 5.0
```



Atributo Waveform

> Los relojes se pueden crear con flancos en diferentes posiciones

- Permite la descripcion de relojes con desplazamientos de fase y diferentes ciclos activos internamente (tipo tren de pulsos)
- -Seindica mediante -waveform <edges>
 - <edges> es una lista de numeros que representa el tiempo de los sucesivos flancos
 - El primer numero es el tiempo del primer flanco ascendente
 - Las opciones por defecto son 0.00 para el flanco ascendente y PERIOD/2 para el flanco descendente (reloj simetrico con 50% de ciclo activo)

```
create clock -name clk2 -period 5.0 -waveform {1.0 4.0}
```



Atributo *Jitter*

Las herramientas de analisis de temporizacion permiten trabajar con 2 tipos de jitter:

- System Jitter: Jitter de la red de la señal de reloj dentro de la FPGA
 - Es un único valor para todas las señales de reloj del sistema
 - Se configura con el comando Tcl set_system_jitter
 - set_system_jitter <value>
 - <value> es el jitter en unidades de tiempo (nanoseconds)
- Input Jitter: Jitter de la señal de clock externa
 - · Se establece en forma independiente para cada señal de reloj externa
 - Se configura con el comando Tcl set_input_jitter
 - set_input_jitter <clock_name> <value>
 - <clock_name> nombre de la señal de reloj
 - <value> es el jitter en unidades de tiempo (nanoseconds)

> Ambas fuentes de jitter se combinan en los calculos para el analisis STA

Atributo Clock Latency

La latencia de una señal de reloj se establece mendiannte el comando Tcl set_clock_latency

-set_clock_latency -source <latency> <objects>

-<latency> es la latencia a aplicar

-<objects> is la lista de relojes, puertos, o pines a los cuales se aplica la latencia

- La latencia es un retardo adicional que se agrega entre el objeto reloj y el pin, puerto o red en la cual ese objeto esa conectado
 - Si el comando set_clock_latency especifica un objeto reloj, la latencia se aplica a todos los caminos que utilizan ese reloj
 - Sel el comando set_clock_latency especifica un puerto o pin, se aplica a todas las señales de reloj que atraviesan ese puerto o pin
 - Si el puerto o pin tiene mas de una señal de reloj asociada, la opcion -clock <clocks> se puede utilizar para especificar a cuales señales de reloj aplicar la latencia

Opciones del comando *set_clock_latency*

- > El comando Tcl set_clock_latency tiene las siguientes opciones
 - --rise: la latencia solo se aplica al flanco ascendente del reloj
 - --fall: la latencia solo se aplica al flanco descendente del reloj
 - --min: Especifica la latencia a aplicar cuando se utiliza el camino mas corto de la señal de reloj
 - --max: Especifica la latencia a aplicar cuando se utiliza el camino mas largo de la señal de reloj
- Si las opciones -min/-max no se especifican, la latencia se aplica a ambos caminos
- Si las opciones -rise/-fall no se especifican, la latencia se aplica a ambos flancos de la señal de reloj

Creacion de relojes utilizando la interfase gráfica

- La ventana Timing Constraint se abre usando la opcion de menu Window -> Timing Constraints
 - Un reloj se crea dando doble click en la opcion Create Clock, o en una nueva fila de la tabla Create Clock
- Tambien se puede crear a traves del asistente de restricciones (Constraints Wizard)



Asistente Create Clock

Nombre	Create Clock	Objeto al
Del Keloj	Creates a clock object. The created clock is applied to the specified source objects. If you do not specify source objects, but give a clock name, a virtual clock is created.	que se le asocia el
	Clock name: clk	reloj
	Source objects: [get_ports clk]	
	Waveform	
	Period: 10 😴 ns	, Periodo v ciclo
	<u>R</u> ise at: 0	del reloi
	Eall at: 5 💭 ns	,
	Add this clock to the existing clock (no overwriting)	
	Command: create_clock -period 10.000 -name clk -waveform {0.000 5.000} [get_ports clk]	Comando
		TCL para
	Reference Reset to Defaults OK Cancel	crear el
		reloj

Gestion de objetos Reloj

- Los relojes pueden estar asociados a pines, puertos o redes
 - Se especifica la lista de pines, puertos o redes a las que se conecta el reloj cuando este es creado
- Una vez creados, los objetos reloj se pueden listar con el comando Tcl get_clocks
 - -get_clocks <name>
 - Devuelve la lista de relojes que coinciden con <name>
 - <name> puede incluir wildcards



Temario

o Restricciones de Pin

• Restricciones de Temporizacion

- o Periodo
- Retardo de entrada
- o Retardo de salida
- Relojes virtuales
- Asistente de Restricciones
- Resumen

Interfases de entrada sincronicas

La mayoria de las interfases entre dispositivos (memorias, conversores A/D y D/A, capturadores de imagenes/video, etc) y la FPGA utilizan comunicacion sincronica

- La FPGA y el dispositivo comparten una señal de temporización

• Usualmente una señal de reloj en común

Camino de temporización en una entrada:

- Comienza en un elemento sincronizado en el dispositivo
 - · Referido a un reloj provisto por el dispositivo
- Finaliza en un elemento sincronizado dentro de la FPGA
 - Referido a un reloj que se propaga al elemento sincronizado dentro de la FPGA
- Se propaga a traves de los elementos entre ambos
 - CLK -> Q del dispositivo
 - Tiempo de propagacion de la placa
 - Tiempo de propagacion en el puerto de la FPGA
 - Tiempo de propagacion en los elementos combinacionales de la FPGA antes de llegar al elemento sincronizado

Completando el camino de temporizacion de la entrada

Para completar el camino de temporizacion de la entrada, se deben describir los elementos externos

- Como es el reloj utilizado en el dispositivo externo
- El retardo entre el reloj del dispositivo externo y la entrada de la FPGA
 - Incluye el tiempo de CLK -> Q (propagacion interna en el dispositivo externo) y el retardo por el ruteo en la placa (board delay)



Comando *set_input_delay*

El comando set_input_delay provee la informacion para completar el camino de temporizacion de la entrada

- -set_input_delay -clock <clock_name> <delay> <objects>
 - <clock_name> es el nombre del reloj usado por el dispositivo externo
 - Puede ser un reloj real o virtual
 - Puede ser el nombre de un reloj, no es necesario que sea un objeto reloj, aunque tambien puede serlo
 - <objects> es la lista de objetos a los cuales se les asigna esta informacion
 - Usualmente un conjunto de puertos de entrada
 - Se lo suele utilizar junto con el comando get ports o el comando all inputs
 - <delay> es el retardo desde <clock name> hasta los objetos <objects>
 - Incluye los retardos internos del dispositivo externo y el retardo de propagacion de la placa

Uso de un reloj en comun

- Un comando set_input_delay puede estar referido a un reloj existente – Puede ser el reloj asociado al pin de entrada de reloj de la FPGA
- > El valor utilizado para el comando set_input_delay es la suma de:
 - El tiempo de reloj a salida del dispositivo externo
 - Retardo de ruteo de la placa (Trace delay)

create_clock -name SysClk -period 10 [get_ports ClkIn]
set_input_delay -clock SysClk 4 [get_ports DataIn]



Ejemplo de *set_input_delay*



Retardos maximos y minimos

- > Cada puerto de entrada tiene un retardo maximo y minimo asociado
 - El retardo maximo se usa para verificar los tiempos de establecimiento (Setup)
 - El retardo minimo se usa para verificar los tiempos de retencion (Hold)
- Si no se aplica la opcion -max o -min el valor provisto se aplica a ambos retardos

create_clock -name SysClk -period 10 [get_ports ClkIn]
set_input_delay -clock SysClk 4 [get_ports DataIn]
set_input_delay -clock SysClk -min 2 [get_ports DataIn]



Retardos multiples en un mismo puerto

- Una entrada puede terner varios comandos set_input_delay asociados, para modelizar distintos caminos de señal
 - Se utiliza la opcion -add_delay
 - Esto implica tener distintos caminos de temporizacion



Crear retardos de entrada con la interfase gráfica

- La ventana Timing Constraint se abre usando la opcion de menu Window -> Timing Constraints
 - El retardo se crea dando doble click en la opcion Set Input Delay, o en una nueva fila de la tabla Set Input Delay
- Tambien se puede crear a traves del asistente de restricciones (Constraints Wizard)

🛣 😂 🏯	Set Input De	elay						
Codes (1) Create Clock (1) -Create Clock (1) -Set Clock Latency (0) -Set Clock Lineartainty (0) -Set Clock Sense (0) -Set Clock Sense (0) -Set System Jitter (0) -Set System Jitte	Position	Clock [get_clocks 15_clock to create a Set Inpu	Clock Edge	Delay Transition	Min/Max Delay Path	Add Delay	Latencies Included	Dela
Assertions (0)			m					•
the set of the se	w/Desktop/XUP_Ap 10.000 -name TS_c k[get_clocks TS_cl	ss_Stuff/Stanford/La ock -waveform {0.00	bb4/synth/lab4_orig_irom 30 5.000} [get_ports clk] sw[0] sw[1] sw[2] sw[3]	lab4_orig_irom.srcs/ sw[4] sw[5] sw[6] sv	(7))	/mips_top.xdc)	
•			(analy) ()	Cancel				

Asistente Set Input Delay

> Se establecen restricciones separadas para los valores maximos y minimos

👃 Set Input Delay	🚴 Set Input Delay
Specify input delay for ports or pins relative to a clock edge.	Specify input delay for ports or pins relative to a clock edge.
Glock: [get_dods T5_dodd] Qbjects (ports): [get_ports {swl(0) swl(1) swl(2) swl(3) swl(4) swl(5) swl(6) swl(7)]} Delay yake: 0.5 * ns Delay vake is relative to dock edge: ise * Delay vake is relative to dock edge: ise * Delay vake is relative to dock edge: ise * Delay vake is relative to dock edge: ise * Delay vake is relative to dock edge: ise * Delay vake specifies rising delay Delay vake specifies failing delay Delay vake specifies min * delay (shortest path) Add delag information to the existing delay (no overwrite)	Glock: [get_docks T5_dock] Cybjects (ports): [get_ports (sw(0) sw(1) sw(2) sw(3) sw(4) sw(5) sw(6) sw(7))) Delay value: 0.5 * ns 0.5 * Delay value is relative to clock edge: rise * Delay value is relative to clock edge: rise * Delay value specifies rising delay Delay value specifies rising delay Delay value specifies faling delay Delay value specifies faling delay Ø Delay value specifies faling delay Image: To the existing delay (no overwrite)
Command: xy -dock [get_docks T5_dock] 0.5 [get_ports {sw[0] sw[1] sw[2] sw[3] sw[4] sw[5] sw[6] sw[7]}] Output: Output:	Command: ck [get_clocks 15_clock] -max 0.5 [get_ports {sw[0] sw[1] sw[2] sw[3] sw[4] sw[5] sw[6] sw[7]}} Definition cw

Temario

o Restricciones de Pin

• Restricciones de Temporizacion

- o Periodo
- o Retardo de entrada
- o Retardo de salida
- Relojes virtuales
- Asistente de Restricciones
- Resumen

Completando el camino de temporizacion de salida

Para completar el camino de temporizacion de la salida, se deben describir los elementos externos

- Como es el reloj utilizado en el dispositivo externo
- El retardo entre el reloj del dispositivo externo y la salida de la FPGA
 - Incluye el tiempo de setup (estabilizacion de señal de entrada antes del flanco de reloj en el dispositivo externo) y el retardo por el ruteo en la placa (board delay)



Comando *set_output_delay*

El comando set_output_delay provee la informacion necesaria para completar el camino de temporizacion de salida

- -set_output_delay -clock <clock_name> <delay> <objects>
 - <clock name> es el nombre del reloj utilizado por el dispositivo externo
 - Puede ser un reloj real o virtual
 - Puede ser el nombre de un reloj, no es necesario que sea un objeto reloj, aunque tambien puede serlo
 - <objects> es la lista de objetos a los cuales se les asigna esta informacion
 - Usualmente un conjunto de puertos de salida
 - Se lo suele utilizar junto con el comando get ports o el comando all inputs
 - <delay> es el retardo desde los objetos <objects> hasta <clock name>
 - Incluye los retardos internos del dispositivo externo y el retardo de propagacion de la placa

Requerimientos de estabilizacion y retencion del dispositivo externo (External Setup and Hold)

- > Los dispositivos externos tienen tiempos de estabilizacion y retencion propios
 - -set_output_delay -max especifica el tiempo de estabilizazion (setup time)
 - set_output_delay -min especifica el tiempo de retencion (hold time), se especifica como un número negativo

create_clock -name SysClk -period 10 [get_ports ClkIn]
set_output_delay -clock SysClk 1 [get_ports DataIn]
set_output_delay -clock SysClk -min -0.5 [get_ports DataIn]



Camino de termporizacion de la salida

- > El camino de temporizacion de salida se descompone en tres partes
 - Data path delay: tiempo de propagacion en el puerto de la FPGA
 - Destination clock delay: tiempo de propagacion del reloj del dispositivo externo



Distintos retardos de salida en el mismo puerto

- > Una salida puede tener varios comandos set_output_delay asociados, para modelizar distintos caminos de señal
 - Se utiliza la opcion -add_delay
 - Esto implica tener distintos caminos de temporizacion



Crear retardos de salida usando la interfase gráfica

- La ventana *Timing Constraint* se abre usando la opcion de menu Window -> Timing Constraints
 - El retardo se crea dando doble click en la opcion *Set Output Delay*, o en una nueva fila de la tabla *Set Output Delay*
- Tambien se puede crear a traves del asistente de restricciones (Constraints Wizard)



Asistente Set Output Delay

> Se establecen restricciones separadas para los valores maximos y minimos

🚴 Set Output Delay 📃	🚴 Set Output Delay 📃
Specify output delay for ports or pins relative to a clock edge.	Specify output delay for ports or pins relative to a clock edge.
glock: [get_docks TS_dock] gbjecks (ports): [get_ports {leds[1] leds[2] leds[3]}] Delay yalue: 0.5 * ns Delay value is gelative to clock edge: rise Delay value already includes latencies of the specified clock: None Rise/Fall gelay value specifies rising delay Delay value specifies falling delay Delay value specifies falling delay Delay value specifies falling delay	Clock: [get_clocks TS_clock] m Objects (ports): [get_ports {leds[0] leds[1] leds[2] leds[3]}] m Delay value: 0.5 ± ns ns Delay value options 0.5 ± ns ns Delay value iz relative to clock edge: rise * Delay value already includes latencies of the specified clock: None * Rise[Fall Delay value specifies rising delay Delay value specifies falling delay Delay value specifies falling delay
Add delag information to the existing delay (no overwrite) Command: set_output_delay -clock [get_clocks TS_clock] 0.5 [get_ports {leds[0] leds[1] leds[2] leds[3]}] Reference Reset to Defaults OK Cancel	Command: et_output_delay -clock [get_clocks TS_clock] -min 0.5 [get_ports {leds[0] leds[1] leds[2] leds[3]}] Reference Reset to Defaults OK Cancel

Temario

o Restricciones de Pin

• Restricciones de Temporizacion

- o Periodo
- o Retardo de entrada
- Retardo de salida
- Relojes virtuales
- Asistente de Restricciones
- Resumen

Relojes para los retardos de entrada y salida

- > Los relojes especificados en los comandos set_input_delay y set_output_delay pueden ser cualquier reloj definido
 - Puede ser un reloj creado manualmente y asociado a una entrada de reloj de la FPGA
 - Puede ser un reloj derivado de uno generado dentro de la FPGA
 - Se puede hacer, pero no suele ser util, salvo que la FPGA genere la temporizacion de los dispositivos externos
- > Algunas veces el reloj necesario no se ha definido aun
 - Los relojes virtuales pueden ser creados con el solo proposito de especificar retardos de entrada y salida

Razones para usar relojes virtuales

> El dispositivo externo usa un reloj compatible al de la FPGA

- Puede ser un multiplo o divisor del reloj de la FPGA
- Puede ser de la misma frecuencia que un reloj interno generado con un bloque MMCM/PLL

> Tiene un retardo distinto

- Puede ser que haya un I.C. que actue como buffer /amplificador, generando un retardo adicional
- > Estos relojes se describen mediante XDC

Crear relojes virtuales

> Se crean tambien utilizando el comando Tcl create clock

- No se le asigna ningun objeto asociado
- -create_clock -name <name> -period <period>
 - <period> es el periodo del reloj
 - $\bullet < \texttt{name} > \texttt{es el nombre del reloj}$
- Se puede usar la opcion -waveform
- > Se puede especificar el jitter con el comando set_input_jitter
- > Se puede especificar la latencia con el comando set_clock_latency -source
- Los relojes virtuales se gestionan igual que los otros relojes
 - Se pueden ver con el comando report_clocks
 - -Se pueden acceder con el comando get_clocks

Aplicacion: camino de temporizacion con un buffer/amplificador en la señal de reloj

create_clock -name SysClk -period 10 [get_ports ClkIn]
create_clock -name VirtClk -period 10
set_clock_latency -source 1 [get_clocks VirtClk]
set input delay -clock VirtClk 4 [get ports DataIn]



Temario

- o Restricciones de Pin
- Restricciones de Temporizacion
 - o Periodo
 - o Retardo de entrada
 - Retardo de salida
 - Relojes virtuales
- Asistente de Restricciones
- Resumen

Asistente de restricciones (Constraints Wizard)

Se puede ejecutar despues del proceso de sintesis o de implementacion

- Permite fijar restricciones de temporizacion manualmente o aceptar las sugerencias propuestas
- Las restricciones se establecen en el archivo XDC a traves del editor de restricciones temporales
- Es recomendable su uso para verificar que no falten definir restricciones o comprobar las restricciones establecidas

> Flexibilidad

- No es obligatorio aceptar las restricciones propuestas
- El asistente se puede ejecutar aun si ya hay restricciones definidas en el archivo XDC



Reloj Principal

- > Define la forma de onda del reloj
 - Objecto
 - Nombre

0

- Frecuencia (MHz)
- Periodo (ns)
- Tiempo de flanco ascendente (ns)
- Tiempo de flanco descendente (ns)
- Los comandos Tcl a aplicar se pueden ver en la ventana de la parte inferior del asistente

Tel Command Preview (1)
 A. Existing Create Clock Constraints (0)
 Create clock -period 10.000 -name clk -waveform {0.000 5.000} [get_ports {clk}]

	naea Cons	traints			1			
	Object	Name	Frequency (MHz)	Period (ns)	Rise At (ns)	Fall At (ns)		
	j Jil clk	cik	undefined	d undefined				
1		1979 - 294						
strain	ts for Pulse	width Ch	eck Oply					
1	as not n also	s wider en	ock only					
	Object	Name	Frequency (MHz)	Period (ns)	Rise At (ns)	Fall At (ns)		
	Object	Name	Frequency (MHz)	Period (ns)	Rise At (ns)	Fall At (ns)		
	Object	Name	Frequency (MHz)	Period (ns)	Rise At (ns)	Fall At (ns)		
	Object	Name	Frequency (MHz)	Period (ns)	Rise At (ns)	Fall At (ns)		
	Object	Name	Frequency (MHz)	Period (ns)	Rise At (ns)	Fall At (ns)		
	Object	Name	Frequency (MHz)	Period (ns)	Rise At (ns)	Fall At (ns)		
	Object	Name	Frequency (MHz)	Period (ns)	Rise At (ns)	Fall At (ns)		
	Object	Name	Frequency (MHz)	Period (ns)	Rise At (ns)	Fall At (ns)		
	Object	Name	Frequency (MHz)	Period (ns)	Rise At (ns)	Fall At (ns)		
	Object	Name	Frequency (MHz)	Period (ns)	Rise At (ns)	Fall At (ns)		
	Object	Name and Prev	iew (1)	Period (ns)	Rise At (ns)	Fall At (ns)		
	Object	and Prev	Frequency (MHz) iew (1)	Period (ns)	Rise At (ns)	Fall At (ns)		
	Object	and Previ -name clk	iew (1) Existing (get_ports (clk)]	Period (ns)	Rise At (ns)	Fall At (ns)		
	C Comm	Name and Prev	iew (1) [get_ports {clk}]	Period (ns)	Rise At (ns)	Fall At (ns)		
	Object	Name and Prev	iew (1) (, Existing (get_ports (ck))	Period (ns)	Rise At (ns)	Fall At (ns)		
	Object	and Prev	iew (1) A Existing [get_ports {clk}]	Period (ns)	Rise At (ns)	Fall At (ns)		
	Object	and Prev.	iew (1) @ Existing [get_ports (dk)]	Period (ns)	Rise At (ns)	Fall At (ns)		
	Object	and Prev.	iew (1) (MHz)	Period (ns)	Rise At (ns)	Fall At (ns)		
at r	Object	and Prev	iew (1) A Existing [get_ports {clk}]	Period (ns)	Rise At (ns)	Fall At (ns)		
at r	Object	and Prev	iew (1) (Existing [get_ports (clk)]	Period (ns)	Rise At (ns)	Fall At (ns)		

1.00

23

🚴 Timing Constraints Wizard

Relojes asociados

- Se presentan los relojes derivados del reloj principal
- Estos relojes son derivados de la fuente del reloj principal
 - Bloques MMCM/PLL
 - Buffers de relojes externos



Retardos de Entrada

- Define en forma grafica los retardos de entrada
 - Se identifican todas las señales que entran a la FPGA
- Se definen los parametros del retardo
 - tco_min
 - trce_dly_min
 - -tco_max
 - -trce_dly_max



Retardos de Salida

- Define en forma grafica los retardos de salida
 - Se identifican todas las señales que salen de la FPGA
- Se definen los parametros del retardo

– tsu

- trce_dly_min
- thd

- trce_dly_max



Otras restricciones

- > Forwarded Clocks
 - Se aplica a señales de salida que se utilizaran como señales de reloj en dispositivos externos
- > External Feedback Delays
 - Se aplica si el lazo de realimentacion del bloque MMCM/PLL se rutea fuera de la FPGA y se lo vuelve a ingresar a traves de pines/puertos de entrada o salida
- > Combinatorial Delay
 - Se aplica a caminos que atraviesan la FPGA sin pasar por elementos secuenciales
- > Physically Exclusive Clock Groups
 - Define relojes que no existen simultaneamente en el sistema (cuando se hace reconfiguracion parcial)
- > Logically Exclusive Clock Groups with No Interaction
 - Define relojes que no tienen caminos en comun
- > Logically Exclusive Clock Groups with Interaction
 - Define relojes que que tienen caminos de señal en comun
- > Asynchronous Clock Domain Crossings
 - Define caminos para transferir datos entre dominios de reloj que no tienen una relacion de frecuencia/fase establecida

Restricciones no aplicables

 Cuando las restricciones no son aplicables al sistema, no aparecen sus opciones



Sumario de restricciones

- La ultima pantalla del asistente muestra las restricciones que se agregaran al archivo XDC
 - Las restricciones generadas no se aplican inmediatamente al archivo XDC
 - Se pueden hacer otras operaciones luego de finalizar el asistente
 - Ver las restricciones
 - Crear un reporte Timing Summary
 - Crear un reporte Check Timing
 - Crear un reporte DRC usando solo chequeos de tiempos



Temario

- o Restricciones de Pin
- Restricciones de Temporizacion
 - o Periodo
 - o Retardo de entrada
 - Retardo de salida
 - Relojes virtuales
- Asistente de Restricciones
- Resumen

Resumen

- > La herramienta I/O Planner se puede utilizar para asignar pines en forma grafica
- La herramienta I/O Planning se utiliza al principio del proyecto para agregar informacion a los reportes y analisis
 - Chequeos DRC
 - Analisis de ruido SSO
 - Verificar las reglas de los bancos de I/O
- Los caminos de termporizacion comienzan en elementos sincronizados y terminan en elementos sincronizados
- Los caminos de temporizacion se analizan para verificar los tiempo se establecimiento y retencion
- > Los relojes se crean con el comando Tcl create_clock

Summary

- Los comandos set_input_delay y set_output_delay permiten configurar los parametros de los caminos de termporizacion
- > set_input_delay especifica el retardo de entrada
- > set_output_delay especifica el retardo de salida
 - --max es el tiempo de establecimiento
 - --min es el tiempo de retencion
- > Los puertos tienen valores -min y -max por defecto
- **Se pueden agregar retardos adicionales a un puerto mediante la opcion** -add_delay
- > Los retardos de I/O se pueden especificar tambien relativos a relojes virtuales
- > El asistente de restricciones permite crear las restricciones en forma grafica