# Sintetizado de un sistema

#### Introducción

En esta práctica se verá el proceso de síntesis y el efecto de cambiar la configuración de la herramienta de síntesis. Se hará un análisis del sistema sintetizado y de los reportes generados.

## **Objetivos**

- Usar un archive XDC provisto para aplicar restricciones de tiempo
- Elaborar el sistema y analizar las salidas generadas por las herramientas
- Sintetizar el sistema con las restricciones de tiempo provistas
- Analizar los resultados generados por las herramientas de síntesis
- Cambiar la configuración de la herramienta de síntesis y ver los efectos que produce en el sistema sintetizado
- Escribir un punto de chequeo (checkpoint) luego de la síntesis para que los resultados puedan ser analizados posteriormente

#### **Procedimiento**

#### Descripción del Sistema

El sistema consiste en un receptor serie asincrónico (UART) que recibe caracteres y muestra la representación binaria de la parte baja del carácter en 4 Leds. Cuando se presiona un botón, se representa la parte alta del carácter. En la Figura 1 se ve el diagrama en bloques del sistema.





Figura 1. Sistema a sintetizar

# Hoja de Ruta de la Práctica



## **Crear el Proyecto**

Paso 1

- 1-1. Iniciar la herramienta Vivado y crear un proyecto con la placa Arty Z7. Agregar los archivos HDL y las restricciones uart\_led\_pins\_ArtyZ7.xdc y uart\_led\_timing\_ArtyZ7.xdc.
- **1-1-1.** Iniciar la herramienta Vivado
- **1-1-2.** Presionar **Create Project** para iniciar el asistente. Aparecerá el cuadro de dialogo *Create A New Vivado Project*. Presionar **Next**.
- **1-1-3.** Presionar el botón de navegación del campo *Project location* del formulario **New Project**, elegir la ubicación del proyecto y presionar **Select**.
- **1-1-4.** Ingresar el nombre del proyecto (Practica02) en el campo *Project name*. Verificar que la opción *Create Project Subdirectory* este seleccionada. Presionar **Next**.
- **1-1-5.** Seleccionar la opción **RTL Project** en el formulario *Project Type*, y presionar **Next**.
- **1-1-6.** Verificar que este seleccionada la opción **VHDL** en los menús desplegables *Target Language* y *Simulator Language* en el formulario *Add Sources*.
- **1-1-7.** Presionar el botón **Add Files** y agregar los archivos vhdl *led\_ctl.vhd, meta\_harden.vhd, uart\_baud\_gen.vhd, uart\_led.vhd, uart\_rx\_vhd, uart\_rx\_ctl.vhd and uart\_top.vhd,* presionar **OK**, y después presionar **Next** para pasar al formulario *Add Constraints*.
- **1-1-8.** Presionar el botón **Add File** y agregar el archivo de restricciones *uart\_led\_timing\_ArtyZ7.xdc* (solo ese archivo) y presionar **Ok**. Después presionar **Next.** 
  - Este archivo de restricciones asigna las restricciones de temporización (periodo, retardo de entrada y retardo de salida) del sistema.
- **1-1-9.** En el formulario *Default Part*, seleccionar la pestaña **Boards.** En el recuadro *Vendor* seleccionar **digilentinc.com**, en el recuadro *Name* seleccionar la placa **Arty Z7-10**. En el recuadro *Display Name* seleccionar la fila con la placa Arty Z7-10. Presionar **Next**.
- 1-1-10. Presionar Finish para crear el proyecto.

#### 1-2. Analizar la estructura del proyecto.

**1-2-1.** En el panel *Sources*, expandir **uart\_top** y ver la estructura de los módulos.




Figura 2. Estructura del proyecto

**1-2-2.** Presionar dos veces en **uart\_led** para ver su contenido.

Ver que en el código vhdl los parámetros BAUD\_RATE y CLOCK\_RATE están definidos como 115200 y 50 MHz respectivamente. Verificar que están instanciados otros módulos. Los módulos *meta\_harden* se utilizan para sincronizar las entradas externas de reset y el botón para cambio de nibble.

**1-2-3.** Expandir las instancias **U0** y **uart rx i0** para ver su estructura.

Este módulo utiliza un generador de baud rate y una maquina de estados. El pin *rxd\_pin* se muestrea a 16 veces la frecuencia del baudrate.

# 1-3. Abrir el archivo de restricciones uart\_led\_timing\_ArtyZ7.xdc y analizar su contenido.

**1-3-1.** En el panel *Sources*, expandir la carpeta *Constraints* y presionar dos veces en el archivo uart\_led\_timing\_ArtyZ7.xdc para abrirlo.

En la línea 4 se crea una restricción de periodo de 20 ns con un ciclo activo del 50% para la señal de reloj (clk\_pin). La línea 7 crea un reloj virtual de 12 ns. Este reloj puede verse como un dispositivo externo que está generando su salida sincronizada con este reloj. Las entradas rst\_pin y btn\_pin están restringidas respecto a este reloj virtual (líneas 9, 10, 12 y 13). Asimismo las salidas led pins también están restringidas respecto al reloj virtual.

#### Elaborar el Sistema

Paso 2

### 2-1. Elaborar el sistema y realizar un análisis de la estructura RTL

**2-1-1.** En el panel *Flow Navigator*, en la sección *RTL Analysis*, expandir la opción *Open Elaborated Design* y seleccionar **Schematic**. Presionar **OK**.

El sistema será elaborado y se mostrar un diagrama esquemático del mismo.




Figura 3. Diagrama lógico del sistema

Dentro del componente *U0* se ven dos instancias del modulo *meta\_harden*, una instancia del modulo *uart\_rx*, y una instancia del modulo *led\_ctl*.

- **2-1-2.** Para ver la descripción del modulo *uart\_rx\_i0* presionar con el botón derecho en nombre de la instancia y seleccionar *Go To Source*. Se abrirá el código fuente en la sección donde se instancia el modulo.
- **2-1-3.** Presionar dos veces en la instancia *uart\_rx\_i0* para ver su estructura interna.




Figura 4. Estructura interna del módulo uart rx i0

- **2-1-4.** En el panel *Flow Navigator*, en la sección *RTL Analysis*, expandir la opción *Open Elaborated Design* y seleccionar **Report Noise**.
- **2-1-5.** Presionar **OK** para generar el reporte (de nombre **ssn\_1**).
- **2-1-6.** Abrir el reporte ssn\_1 y ver que hay puertos sin ubicación (unplaced ports), las secciones Summary y I/O Bank Details están resaltadas en rojo porque no se hicieron las asignaciones de pines. Solo se marcan los pines de salida porque el análisis de ruido solo se hace sobre pines de salida.



Figura 5. Reporte de ruido

- 2-1-7. En Project Navigator, presionar Add Sources, seleccionar Add or Create Constraints y presionar Next.
- **2-1-8.** Presionar el botón **Add Files** y agregar el archivo **uart\_led\_pins\_ArtyZ7.xdc**, presionar **OK**, y luego **Finish** para agregar la restricción de ubicación de pines.

Como los archivos fuente han cambiado, las herramientas detectan esto y muestran una advertencia.

- Elaborated Design is out-of-date. Constraints were modified. more info Reload
- **2-1-9.** Presionar el enlace **Reload**. Esto procesara las nuevas restricciones.
- **2-1-10.** En el panel *Flow Navigator*, en la sección *RTL Analysis*, expandir la opción *Open Elaborated Design* y seleccionar **Report Noise**. Presionar **OK** para generar el reporte **ssn\_1**. Observar que ahora no hay errores (no hay resaltados en rojo).

#### Sintetizar el Sistema

Paso 3

- 3-1. Sintetizar el sistema con la herramienta de síntesis y analizar los resultados.
- **3-1-1.** Se cambiará la estrategia de síntesis para que el proceso de síntesis se ejecute más rápido (a costa de realizar menos optimizaciones), para ello en el menú *Flow Navigator*, seleccionar **Settings**. Dentro de *Project Settings*, seleccionar **Synthesis**.

En la guía "UG901-Vivado Design Suite User Guide: Synthesis", en el capitulo 1 "Vivado Synthesis", sección "Using Synthesis", en la parte "Using Synthesis Settings" se describen las distintas estrategias predefinidas

- **3-1-2.** En la sección *Options*, dentro del recuadro *Strategy*, seleccionar **Flow\_RuntimeOptimized**, presionar el botón **OK**
- 3-1-3. En el menú Flow Navigator, seleccionar Synthesis, presionar Run Synthesis.

Presionar Save si aparece el cuadro de dialogo Save Project.

El proceso de síntesis se ejecutara sobre el modulo uart\_top.vhd y todos sus submodulos. Cuando el proceso finalice, aparecerá el cuadro de dialogo *Synthesis Completed* con 3 opciones.

**3-1-4.** Seleccionar la opción *Open Synthesized Design* y presionar **OK** para ver los resultados del proceso de síntesis.

Presionar **Yes** para cerrar el sistema elaborado si aparece el cuadro de dialogo correspondiente.

**3-1-5.** Seleccionar la pestaña **Project Summary** 

Si la pestaña no está visible, seleccionar Layout -> Default Layout, o presionar el icono de Project Summary ...

**3-1-6.** En la pestaña **Project Summary**, en la sección *Utilization* (al final del reporte) presionar la pestaña **Table** y completar la siguiente tabla.

Tabla 1

Resource	Estimation	Available	Utilization
LUT			
FF			
IO			
BUFG			

**3-1-7.** En el menú *Flow Navigator*, seleccionar *Synthesis*, seleccionar *Open Synthesized Design* y presionar **Schematic**.




Figura 6. Diagrama esquemático del sistema sintetizado

Los bloques IBUF y OBUF se instancian automáticamente y se agregan al sistema para las señales de entradas y salidas.

- **3-1-8.** Presionar dos veces en la instancia **U0** y luego en la instancia **uart\_rx\_i0** para ver su estructura interna.
- **3-1-9.** Seleccionar la instancia **uart\_baud\_gen\_rx\_i0** y presionar el botón derecho sobre el nombre de la instancia. Seleccionar *Go To Source*.

Se abrirá el archivo fuente correspondiente en la línea 86, donde está el instanciado del modulo. A su vez los parámetros CLOCK\_RATE y BAUD\_RATE se pasan como parámetros.

- **3-1-10.** Volver al diagrama esquemático y presionar dos veces en la instancia **meta\_harden\_rxd\_io** para ver como se implementa el circuito de sincronización mediante dos FFs. Este circuito es necesario para reducir la probabilidad de metaestabilidad.
- **3-1-11.** Presionar el botón ( ) en la vista de diagrama esquemático para subir de nivel en la estructura del sistema.
- 3-2. Análisis del reporte de temporización.
- 3-2-1. En el menú Flow Navigator, seleccionar Synthesis, y presionar Report Timing Summary.
- **3-2-2.** Presionar **OK** para generar el reporte Timing\_1.




Figure 7. Reporte de temporización Arty Z7

Notar que las entradas *Design Timing Summary* e *Inter-Clock Paths* del panel de la izquierda están resaltadas en rojo, indicando violaciones de temporización. En el panel de la derecha la

información está dividida en tiempo de establecimiento, retención y ancho de pulso (Setup, Hold, y Pulse Width).

En la columna Worst Negative Slack (WNS) hay un enlace para indicar que siguiéndolo se puede ver como se arma el camino de temporización. El indicador Total Negative Slack (TNS) esta resaltado en rojo para indicando la cantidad total de tiempo de las violaciones de temporización del sistema y el indicado Number of Failing Endpoints indica la cantidad total de caminos de temporización que no cumplen los requisitos de temporización.

**3-2-3.** Presionar el enlace de WNS y verificar los 4 caminos que no cumplen la temporización.




Figura 8. Los 4 caminos de temporización que no cumplen los requisitos de temporización

**3-2-4.** Presionar 2 veces en **Path 21** para ver como se arma ese camino.




Figura 9. Detalle de un camino de temporización que no cumple los requisitos

- 3-3. Generación de los reportes de utilización y consumo.
- **3-3-1.** Presionar **Report Utilization** dentro de *Open Synthesized Design*, y presionar **OK** para generar el reporte de utilización. Presionar **Summary** en el panel de la izquierda.

Resource	Utilization	Available	Utilization %
LUT	40	53200	0.08
FF	45	106400	0.04
10	8	125	6.40

Figura 10. Resumen del reporte de utilización

**3-3-2.** Seleccionar la entrada Slice Logic en el panel de la izquierda y ver la utilización de cada instancia (Slice Logic -> Slice LUTs -> LUT as Logic). Expandir las instancias del panel de la derecha para ver la utilización de cada submodulo.




Figura 11. Utilización de recursos por cada modulo

**3-3-3.** Presionar **Report Power** en *Open Synthesized Design*, y presionar **OK** para generar la estimación de consumo del sistema.

En este punto el reporte es una estimación, ya que no hay información adicional sobre la utilización del sistema.




Figura 12. Estimación de consumo

- 3-4. Escribir el punto de chequeo para analizar los resultados posteriormente sin necesidad de volver a sintetizar el sistema.
- **3-4-1.** Seleccionar el menu **File -> Checkpoint -> Write...** para grabar el sistema en el estado actual, de manera que pueda ser abierto posteriormente para su análisis.
- **3-4-2.** Aparecerá un cuadro de dialogo mostrando el nombre por defecto del archivo de punto de cheque en el directorio del proyecto.




Figura 13. Cuadro de dialogo para guardar un punto de chequeo

- 3-4-3. Presionar OK.
- 3-5. Cambiar la configuración de la herramienta de síntesis para aplanar la estructura del sistema. Sintetizar nuevamente y analizar los resultados.
- **3-5-1.** En *Project Manager* presionar **Settings.** Se abrirá el cuadro de dialogo con la configuración del proyecto. En el panel de la izquierda, bajo *Project Settings* seleccionar **Synthesis**.
- **3-5-2.** En la sección *Options*, en el recuadro *Strategy*, seleccionar la estrategia "Flow PerfOptimized high"
- **3-5-3.** En la configuración **flatten\_hierarchy** seleccionar **full** para aplanar la estructura del sistema.




Figura 14. Opción -flatten\_hierarchy

3-5-4. Presionar OK.

**3-5-5.** Aparecerá un cuadro de dialogo *Create New Run* consultando si se debe crear una nueva síntesis independiente, ya que la configuración del proyecto cambio.



Figura 15. Cuadro de dialogo Create New Run

- 3-5-6. Presionar Yes.
- 3-5-7. Cambiar el nombre de la nueva síntesis de synth\_2 a synth\_flatten y presionar OK.
- **3-5-8.** En el menú *Flow Navigator*, seleccionar *Synthesis*, presionar **Run Synthesis**.
- **3-5-9.** Presionar **OK**. El sistema será sintetizado nuevamente
- **3-5-10.** Una vez completado el proceso de síntesis aparecerá el cuadro de dialogo *Synthesis Completed.* Seleccionar la opción *Open Synthesized Design* y presionar **OK** para abrir el sistema sintetizado.
- **3-5-11.** En el menú *Flow Navigator*, seleccionar *Synthesis*, seleccionar *Open Synthesized Design* y presionar **Schematic** para ver el diagrama esquemático del sistema.

El sistema está totalmente aplanado y no hay una estructura de módulos y submodulos.




Figura 16. Sistema aplanado

**3-5-12.** Presionar en el reporte **Report Utilization**, presionar **OK** para generar el reporte y verificar que no está disponible la estructura jerárquica, sino que hay un único modulo. Presionar *Summary* y registrar la cantidad de recursos utilizados.

LUT: \_\_\_\_\_\_

- 3-6. Guardar el nuevo punto de chequeo para analizar los resultados sin necesidad de volver a sintetizar el sistema.
- **3-6-1.** Seleccionar el menu **File -> Checkpoint -> Write...** para grabar el sistema en el estado actual, de manera que pueda ser abierto posteriormente para su análisis.
- **3-6-2.** Aparecerá un cuadro de dialogo mostrando el nombre por defecto del archivo de punto de cheque en el directorio del proyecto.
- 3-6-3. Presionar OK.

**3-6-4.** Cerrar el Proyecto mediante el menú File -> Close Project.

## Leer los Puntos de Chequeo

Paso 4

- 4-1. Leer el punto de chequeo guardado (checkpoint\_1) para analizar los resultados sin sintetizar nuevamente el sistema.
- **4-1-1.** En la pantalla de inicio *Quick Start*, seleccionar Select **File -> Checkpoint -> Open**.
- **4-1-2.** Navegar hasta el directorio del proyecto y seleccionar el punto de chequeo **checkpoint\_1**.
- 4-1-3. Presionar OK.
- **4-1-4.** Si el diagrama esquemático no se abre inicialmente, en la pestaña de redes (netlist) del panel de la izquierda, seleccionar el modulo **U0** (**uart\_led**), presionar el botón derecho y seleccionar **Schematic**.

En la pestaña Schematic se verán los módulos del sistema. Presionando dos veces en un modulo, se accede a su estructura interna. También se puede seleccionar un submodulo en el panel de la izquierda, presionar el botón derecho y seleccionar la opción Schematic para abrir su correspondiente diagrama esquemático.

**4-1-5.** En la pestaña *netlist*, seleccionar la instancia **U0** (uart\_led), presionar el botón derecho y seleccionar **Show Hierarchy**.

Se puede ver así una representación de la relación entre los distintos módulos.

- **4-1-6.** Seleccionar **Reports -> Timing -> Report Timing Summary** y presionar **OK** para ver el correspondiente reporte.
- **4-1-7.** Seleccionar **Reports -> Timing -> Report Utilization** y presionar **OK** para ver el correspondiente reporte
- **4-1-8.** Seleccionar **File -> Open Checkpoint**, Navegar hasta el directorio del proyecto y seleccionar el punto de chequeo **checkpoint\_2**. Presionar **OK** para abrirlo
- **4-1-9.** En el cuadro de dialogo, presionar **No** para mantener abierto el punto de chequeo Checkpoint\_1. Esto abrirá una segunda instancia del entorno grafico.
- **4-1-10.** Si el diagrama esquemático no se abre inicialmente, en la pestaña de redes (netlist) del panel de la izquierda, seleccionar el modulo **uart\_top**, presionar el botón derecho y seleccionar **Schematic**.

En la pestaña Schematic se verá el sistema aplanado.

- **4-1-11.** En ambos puntos de chequeo se puede acceder a los reportes necesarios.
- **4-1-12.** Cerrar la aplicación seleccionando **File- > Exit** y presionando **OK** en ambos cuadros de dialogo.