1. Dentro del proyecto seleccionar IP Catalog.



2. En la pestaña **IP Catalog** colocar vio en la casilla de búsqueda y hacer doble click sobre **VIO (Virtual Input/Output)**.



 Establecer la cantidad de puntas de prueba a utilizar y su tamaño (en el ejemplo actual se está analizando un contador con entrada de reset y habilitación y salida de 4 bits por lo que el VIO deberá contar con una entrada de 4 bits y dos salidas de 1 bit). Presionar **OK** por dos veces.

À Customize IP		×
VIO (Virtual Input/Output) (3.0	)	4
🚺 Documentation 🛛 🖨 IP Location 🕚	C Switch to Defaults	
Show disabled ports	Component Name vio_0 To configure more than 64 probe ports use Vivado Tcl Console	۲
cit proto_au0(0.0) proto_in0(0.0) proto_au1(0.0)	General Options       PROBE_IN Ports(00)       PROBE_OUT Ports(01)         Input Probe Count       1       (0 - 256)         Output Probe Count       2       (0 - 256)         Imput Probe Count       2       (0 - 256)	
	ОК Са	ancel

À Customize IP					×
VIO (Virtual Input/Output) (3.0)					
1 Documentation 📄 IP Location C	Switch to Defaults				
Show disabled ports	Component Name			vio_0	8
	To configure more t	han 64 probe ports us	e Vivado Tcl Console		
	General Options	PROBE_IN Ports(0	D) PROBE_OUT Por	rts(01)	
	Probe Port	Pro	be Width [1 - 256 ]		
	PROBE_IN0	4			
- clk prabe_au(0)0.0] = prabe_ln0(3.0] prabe_au(1)0.0] =					
			ОК	Cancel	

À Customize IP				×
VIO (Virtual Input/Output) (3.0)				4
🚺 Documentation 📄 IP Location 🧲	Switch to Defaults			
Show disabled ports	Component Name		vio_0	$\otimes$
	To configure more t	han 64 probe ports use Vi	vado Tcl Console	
	General Options	PROBE_IN Ports(00)	PROBE_OUT Ports(01)	
	Probe Port	Probe Width [1 - 256	6] Initial Value (in h	ex)
	PROBE_OUT0	1	0x0	0
	PROBE_OUT1	1	0x0	0
			ок	Cancel

4. Aparecerá la ventana Generate Output Products. Presionar el botón Generate.

Senerate Output Products X
The following output products will be generated.
Preview
Q
Synthesized Checkpoint (.dcp)
Structural Simulation
🗊 Change Log 🗸 🗸
Synthesis Options
O <u>G</u> lobal
Out of context per IP
Run Settings
Number of jobs: 2
Apply         Generate         Skip

5. Presionar **OK** en la nueva ventana emergente. En este momento comienza la síntesis del bloque que se acaba de configurar.

 Seguidamente se debe incluir el bloque VIO en el diseño propio. En el panel Sources, en la pestaña IP Sources, desplegar vio\_0 y luego Instantiation Template. Hacer doble click sobre vio\_0.vho.



 Copiar la plantilla de declaración de componente y pegarla en el top level del diseño propio (parte declarativa). Proceder del mismo modo con la plantilla de instanciación pero en este caso pegarla en la parte descriptiva de la arquitectura.





Project Summary × cont4b.vhd * × IP Catalog × vio_0.vho ×	? 🗆 🖸
C:/FIUBA/Posgrado_Embebidos/Tutorial_VIO_ILA_2/Fuentes/cont4b.vhd	×
Q   ₩   ♠   ≫   &   ■   №   ×   //   Ⅲ   ♀	•
13 14 🗇 architecture cont4b arg of cont4b is	^
15	
19 probe in0 : IN STD LOGIC VECTOR (3 DOWNTO 0):	
20 probe out0 : OUT STD LOGIC VECTOR (0 DOWNTO 0);	
21 probe_out1 : OUT STD LOGIC VECTOR (0 DOWNTO 0)	
22 );	
23 🗀 END COMPONENT;	
24	
25 begin	
2/ Vour_instance_name : Vio_0	
29 $clk = clk$	- E
30 ' probe in0 => probe in0.	
<pre>31 probe out0 =&gt; probe out0,</pre>	
32 probe out1 => probe out1	
33 🗇 );	
34	
35 🖯 process(clk_i)	
<pre>36 variable aux: unsigned(3 downto 0);</pre>	
37 ¦ begin	
38 - 1f rising edge(clk i) then	>

8. Comentar todos los puertos del componente menos el de reloj y crear señales para poder utilizar en el bloque VIO como entradas y salidas.



 Conectar las señales creadas y el reloj al componente VIO. Tener en cuenta que rst\_i y ena\_i ahora son vectores por lo que debe ser cambiada la forma en que se tratan dentro del process.

Project Summary × cont4b.vhd × IP Catalog × vio_0.vho ×	? 🗆 🖸
C:/FIUBA/Posgrado_Embebidos/Tutorial_VIO_ILA_2/Fuentes/cont4b.vhd	×
$\mathbf{Q} \mid \bigsqcup \mid \bigstar \mid \nsim \mid \varkappa \mid \boxtimes \mid \boxtimes \mid \boxtimes \mid \mathbf{X} \mid / / \mid \blacksquare \mid \mathbf{Q} \mid$	•
27 🖨 END COMPONENT;	~
28	
29 begin	
30 :	
31 your_instance_name : vio_0	
32 PORT MAP (	
$\begin{array}{ccc} & & & & \\ & & & & \\ & & & & \\ & & & & $	
35 probe out0 => rst i,	
36 probe_outl => ena i	
37 🗋 );	
38	
39 🖯 process(clk_i)	
40 variable aux: unsigned(3 downto 0);	
41 begin	
42 11 rising edge(CIK_1) then	
44 ' aux := "0000".	
45 elsif ena i = "1" then	
46 aux := aux + 1;	
47 end if;	
48 🔶 end if;	
49 q <= std_logic_vector(aux);	
50 🔶 end process;	
51 😑 end;	
	>

10. El código completo debería verse así:

```
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.numeric std.all;
entity cont4b is
   port (
      clk i : in std logic
-- rst_i : in std_logic;
-- ena_i : in std_logic;
      q : out std logic vector(3 downto 0)
   );
end;
architecture cont4b arq of cont4b is
    signal rst_i: std logic vector(0 downto 0);
    signal ena i: std logic vector(0 downto 0);
    signal q : std logic vector(3 downto 0);
   COMPONENT vio 0
        PORT (
           clk : IN STD LOGIC;
           probe in0 : IN STD LOGIC VECTOR(3 DOWNTO 0);
           probe_out0 : OUT STD LOGIC VECTOR(0 DOWNTO 0);
           probe_outl : OUT STD LOGIC VECTOR(0 DOWNTO 0)
        );
   END COMPONENT;
begin
    your instance name : vio 0
       PORT MAP (
           clk => clk i,
           probe in0 => q,
           probe out0 => rst i,
           probe_outl => ena_i
        );
   process(clk i)
        variable aux: unsigned(3 downto 0);
   begin
        if rising edge(clk i) then
            if rst i = "1" then
               aux := "0000";
            elsif ena i = "1" then
               aux := aux + 1;
            end if;
        end if;
        q <= std logic vector(aux);</pre>
   end process;
end;
```

11. Luego de esto debería observarse la siguiente estructura:



- 12. Recordar modificar el archivo de restricciones para dejar sólo el reloj.
- 13. Generar el archivo de configuración (.bit) y abrir el **Hardware Manager**. Conectarse con la FPGA y configurarla.
- 14. Una vez configurada se verá lo siguiente:

ARDWARE MANAGER - localhost/xilinx_tcf/D	)igilent/210319A2CE9FA		?
Hardware	? _ 🗆 🖾 X	vio_0.vho × cont4b.vhd × Arty_Master.xdc × hw_vios ×	? 🗆 🖸
Q   素   ♠   ∅   ▶   ≫   ■	•	hw_vio_1	? _ 🗆 ×
Name	Status		
localhost (1)	Connected		
✓ ■● xilinx_tcf/Digilent/210319A2CE	Open	ő	
<ul> <li>v (2) xc7a35t_0 (2)</li> </ul>	Programmed	poar	
XADC (System Monitor)		E S	
I hw_vio_1 (your_instance	OK - Outputs Reset	Δ	
lardware Device Properties	? _ 🗆 🖒 ×	Press the 🕂 button to add probes.	
🕮 xc7a35t_0	$\Leftarrow \mid \Rightarrow \mid \clubsuit$		
Name: xc7a35t_0	Î		
Name: xc7a35t_0 Part: xc7a35t	Î		
Name: xc7a35t_0 Part: xc7a35t	Ĵ		

15. Presionar el símbolo "+" para agregar las señales que se desea comandar y visualizar. Seleccionarlas y presionar **OK**.

Add Probes	×
<b>₹</b> €	٥
Search: Q-	
Probes for hw_vio_1 (3)	~
∨ ፲ hw_vio_1	
l₀ ena_i	
> 🚡 q[3:0]	
l₄ rst_i	
	OK Cancel

16. Luego del paso anterior debería observarse lo siguiente:

vio <sub>.</sub>	_ <b>0.vho</b> × c	ont4b.vhd	× Arty_Ma	ister.xdc	× hw_vios	×
	hw_vio_1					
ions	Q   ¥	\$   +   €	-			
lopt	Name	Value	Activity	Direction	VIO	
oarc	ြ ena_i	[B] 0 🔻		Output	hw_vio_1	
dha	ી₀ rst_i	[B] 0 🔹		Output	hw_vio_1	
õ	> 🚡 q[3:0]	[H] 0		Input	hw_vio_1	
$\square$						

A partir de este momento se puede controlar tanto el reset (segunda línea) como el enable (primera línea) y observar la salida en la tercera línea. La figura siguiente muestra un instante en el que la habilitación está en '1', el reset en '0' y la salida exhibe un 0x9.

vio_	_0.vho × c	ont4b.vhd	× Arty_Ma	ster.xdc ×	hw_vios	×
	hw_vio_1					
ions	Q   ¥	<b>≑</b>   +   •	-			
l opt	Name	Value	Activity	Direction	VIO	
oarc	ါ ena_i	[B] 1 🔹		Output	hw_vio_1	
dhs	l₄ rst_i	[B] 0 👻		Output	hw_vio_1	
ő	> 🚡 q[3:0]	[H] 9	<b>\$</b>	Input	hw_vio_1	
$\square$						